Synopsys Synplify 2010 E-2010.09-1 可編程閘陣列設計 英文版
Synopsys Synplify 2010 E-2010.09-1 可編程閘陣列設計 英文版
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
HoneRiSO Rip
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
軟體名稱: Synopsys Synplify 2010 E-2010.09-1
語系版本: 英文版
光碟片數: 單片裝(單面 DVD)
保護種類: 破解檔、授權檔(授權有效期至 2030 年 1 月 1 號)
破解說明: 見最底下
系統支援: 適用 32 與 64 位元版的 Windows 7/8/8.1/10(原生 64 位元)
硬體需求: PC
軟體類型: 可編程閘陣列設計
更新日期: 2017.05.01
軟體發行: Synopsys(R.U)
官方網站: http://www.synopsys.com/tools/implementation/fpgaimplementation/fpgasynthesis/pages/synplifypremier.aspx
中文網站: 無
軟體簡介: (以官方網站為準)
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
Synplicity 公司近日宣佈擴展了其 Synplify 家族FPGA 綜合工具,以滿足當今複
雜 FPGA 器件設計的需要。Synplicity 的 Synplify Premier 為 FPGA設計人員提
供了一個整合開發環境,採用該公司獨有的 FPGA 綜合技術,該軟體利用基於圖形
化的物理綜合(physical synthesis)技術和功能強大的RTL測試工具(Identify RTL
Debugger),具有一鍵式物理綜合流程的功能。
Synplify Premier的核心是該公司新的基於圖形的物理綜合技術,一個自動化的單
通道設計流程能為開發人員提供先進的時序性能,可以極大地提高時序關聯性並縮
短設計週期。採用基於圖形的方法進行物理綜合,設計人員能更快地進行時序分析
,同時可使產品性能提高 20(與單獨採用邏輯綜合相比)。
介紹
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
站長安裝測試環境與安裝說明:
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
‧測試環境 Windows 10 64位元繁體中文企業版、AMD CPU、4 GB 記憶體。
‧見光碟 "安裝說明.txt" 中文說明
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=